Training with MicroConsult 2017

MicroConsult contributes to your project success

microconsult_logo

  • in a competent, reliable and personal way
  • with Training, Coaching & Consulting services
  • for technologies, tools, methods, processes and teams.

  München, Deutschland, Mar 06 2017, Nov 06 2017

 Inhalte

  • Debug-Schnittstellen und On-Chip Debug Support
    • JTAG Interface
    • Debug Access Port DAP (TriCore® TC17x7)
    • 3-Pin Interface (PLS Debug Interface für Architekturen ohne JTAG)
    • OCDS Hardware-Architektur
    • Software Event Logik
  • Instruction Trace
    • Trace-Aufzeichnung
    • Trace-Protokolldateien
  • Installation des Tools
    • Auswahl von Voreinstellungen für die UDE.ini
  • Universal Debug Engine UDE
    • Start-up (Anlegen eines Workspace)
    • Target-Konfiguration
    • Target Interface Set-up
    • Debug-Serverkonfiguration
    • Add-in Components
    • Flash-Programmierung (On-Chip, externes Flash)
  • Programmtest und Fehlersuche mit der UDE
    • Software- und Hardware-Breakpoints
    • OCDS Set-up
    • Views (SFRs, Locals, Watch, Memory, Graphical, …)
    • Konfiguration von Exceptions/Trap Events
    • Call Stack
    • Macro-Technik (Einsatz von Test-Makros)
    • Multicore Debugging (z.B. mit TriCore® Core und PCP)
  • Simulation mit Hilfe der UDE am Beispiel TriCore®.

  München, Deutschland, Mar 07 2017, Nov 07 2017

 Inhalte

  • Emulation Device am Beispiel des TriCore TC17x7
    • Emulation System Components
    • Observation Blocks und Multicore Cross Connect
    • JTAG/DAP Interface
    • MLI Bridge
    • EEC Bussystem
    • Emulation Memory
  • Debugging-Grundlagen
    • Run Control
    • Trace-Aufzeichnung von On-Chip Bussystemen
  • PLS Universal Emulation Configurator
  • MCDS-Konfiguration mit Hilfe der grafischen Bedienoberfläche von PLS
  • Anwendung und Einsatzmöglichkeiten
    • Programm- und Datentrace (Core, PCP, LMB, SPB)
    • Break- und Debug-Events
    • Zeitstempel und Ticks
    • Counter und Timer
    • Komplexe Trigger und Statemachines
    • Verwendung von Performance-Countern.

  München, Deutschland, Feb 13-15 2017

 Inhalte

  • Multicore-Mikrocontrollerarchitektur
    • Begriffsklärung von Multicore-Architekturen
    • Homogene / heterogene Multicore-Architekturen mit shared Memory und/oder non-shared Memory
    • Software-Aspekte für die Multicore-Verarbeitung
    • Core-Interfaces und Memories: Core-local Cache und SPRAM (Level 1 Memory), Global/Shared SRAM (Level 2 Memory), Snoop-Logik (Cache-Kohärenz)
    • Anforderungen an den Befehlsdurchsatz (MIPS)
    • Core-Synchronisation
    • Coprozessor-Funktionalität
    • Neue Core-Bussysteme (Crossbar)
    • Semaphore: Speicher-Zugriffssteuerung
    • Speicherschutz (Zugriffschutz)
    • Multicore Interrupt-Verarbeitung
    • Multicore Start-up und Initialisierung: Boot-Prozess, Set-up von primären und sekundären CPUs
    • Debug-Interface(s)
  • Multicore-Mikrocontroller Tool-Aspekte
    • C/C++ Compiler: Erweiterungen für Multicore
    • Lokatieren von Programm- und Datensections in spezifische Speicherbereiche, Steuerung der Zugriffsrechte für Global-/Extern-Definitionen
    • Locator Safety Support: Variablen-Zugriffssteuerung für Multicore-Module
  • RTOS
    • Multicore-Aspekte für RTOS-Software
    • Scheduler: Softwareverteilungs- und -ausführungsstrategien
    • Partitionierung
    • Synchronisationskonzepte
    • Kommunikationskonzepte
    • Programmiermodelle und Multicore API: Kommunikation, Ressourcen-Management
    • Beispiele für Multicore-unterstützende RTOS-Implementierungen-
  • Multicore-Debugging und -Testaspekte
    • Debugger-Erweiterungen für Multicore: Core-Synchronisation beim Debuggen, synchroner Start/Stop, Multicore Breakpoint Handling, Core-Context sensitive Darstellungen
    • Performance- und Timing- Analyse, Analyse des Laufzeitverhaltens von Software (Profiling)
    • Multicore und Trace-Aufzeichnungen
  • Safety
    • Multicore in den Normen
    • Hardware Safety Measures
    • Safety Management Unit SMU
    • Bus Error Detection und Protection Mechanismen
    • Safety Core (Checker Core, Lockstep Core)
    • Safety on-Chip Testfeatures
  • Übungen: Werden auf Evaluierungsboards basierend auf Aurix-Mikrocontrollern durchgeführt
    • Multicore-Startverhalten
    • Speicher-Allokation und -Partitionierung
    • Dekomposition von bestehenden Singlecore-Applikationen
    • Portierung auf Multicore
    • Synchronisation/Kommunikation
    • Schutzmechanismen
    • Performance-Messungen.

  München, Deutschland, Mar 31 2017, Jun 30 2017, Oct 20 2017, Jan 26 2018, Mar 23 2018

 Inhalte
  • GTM-Modul
    • Clock Time Base Modul CTBU
    • Clock Management Unit CMU
    • Time Base Unit TBU
    • Digital Phase Locked Loop DPLL
    • Timer Input Mapping Modul MAP
    • Advanced Routing Unit ARU
    • Timer Input Modul TIM
    • Timer Output Modul TOM
    • ARU-connected TOM ATOM
    • Parameter Storage Modul PSM (FIFO Submodul)
    • Broadcast Modul BRC
    • Sensor Pattern Evaluation SPE
    • Multi Channel Sequencer MCS
    • Monitor Unit MON
    • Output Compare Unit CMP
  • GTM-Funktionalität
    • Timer/Counter (free running / reset)
    • Capture / Compare
    • Eingangssignal-Filterung
    • PWM Signalerfassung
    • Duty Cyle Messung
    • Komplexe PWM Signalerzeugung
    • Pulse Count Modulation PCM
    • Globale Zeit- und/oder Winkelerfassung
    • Erzeugung von komplexen Winkeltakten
    • BLDC Support
  • GTM µC Interface
    • Infineon AURIX™ Familie (TC2xx)
    • NXP MCUs (MPC57xx)
  • Überblick: Debug Interface
Übungen: Es werden Übungen mit einem Infineon AURIX™ Board durchgeführt.

  München, Deutschland, Feb 27 - Mar 01 2017, Oct 16-18 2017, Feb 12-14 2018

 Inhalte

  • Kurze Einführung in die TriCore™-Architektur
  • Anwendungsbeispiel in C
    • Fast Fourier Transformation FFT
  • TriCore™ Assembler Instruction Set
    • Advanced SIMD Extension
    • Vector Operations
  • Implementierung des Programmes als:
    • Inline-/Embedded-Assembler
    • Intrinsic-Funktionen
    • Assembler-Routinen
  • Programmoptimierung
    • Optimierung auf C-Ebene
    • Optimierung auf Assembler-Ebene mit SIMD-Instructions
    • Schleifenoptimierung, Vektorisierung
  • Performance-Analyse
    • Profiling, Hotspots finden
    • Hardware-Optimierung
    • Cache-Optimierung
    • Multiprozessor-Optimierung
    • pthread, openMP oder 3 individuelle Main-Funktionen
  • Floating-Point Extension
    • Floating Point Unit Instructions
  • MicroConsult Plus: Übungen auf einer Zielhardware.

Die Programme werden mit einem Eclipse GNU Tool-Plugin und auf einer TriCore™ basierenden Hardware ausgeführt und getestet (Infineon TC1797, TC1798, TC275). Für Inhouse-Trainings werden die eingesetzten Tools und die Hardware-Plattform mit dem Kunden individuell abgestimmt.

  München, Deutschland, May 29 - Jun 02 2017, Nov 20-24 2017, Jan 22-26 2018, Mar 19-23 2018

 Inhalte

  • Infineon AURIX™ 2G Architecture
  • CPU Subsystem
  • Internal Connectivity
  • Memory
    • Types
    • Hierarchy
    • Test
  • Low Level Drivers: Overview
  • Ports
  • Exceptions and Handling
  • Direct Memory Access Controller DMA
  • Timer
    • System Timer (STM)
    • General Purpose Timer 12 (GPT12)
    • Capture Compare Unit (CCU)
    • Watch Dog Timer (WDT)
    • Temporal Protection Timer (TPS, Exception Timer)
    • Generic Timer Module (GTM): Overview
  • Safety and Security
    • Safety Measures
    • Safety Management Unit (SMU)
    • Protection
  • Multicore Aspects
  • System Control
    • Reset
    • Boot
    • Clocking
  • Power Management System (PMS)
  • Synchronous and Asynchronous Standard Peripherals
    • Micro Second Channel (MSC)
    • Serial Peripheral Interface (QSPI)
    • Inter IC Interface (I2C)
    • UART (ASCLIN)
  • Sensor Interfaces
    • SENT
    • PSI5
    • PSI5-S
  • Analog To Digital Converter
    • EVADC
    • EDSADC
  • Automotive Interfaces: Overview
    • LIN
    • CAN
    • FlexRay®
  • High Speed Serial Link Interface (HSSL)
  • Ethernet: Overview/Demo
  • Debug
Übungen: Es werden Übungen mit einem Infineon AURIX™ Board durchgeführt. Dabei kommen folgende Aspekte zur Anwendung: Einsatz von Low Level Drivers, Schutzmechanismen, Interrupt Controller, DMA Controller, System Timer, Port, Multicore Aspekte.

  München, Deutschland, Mar 27-31 2017, Jun 26-30 2017, Oct 16-20 2017, Jan 22-26 2018, Mar 19-23 2018

 Inhalte

  • Infineon AURIX™ Architektur: Überblick
  • AURIX™ Multicore
    • CPU, Pipelines, Register Sets, Floating Point Unit FPU, DSP Erweiterung
    • Memory Model, Local und Global Memory Units
    • On-Chip Bussysteme: 64-Bit XBAR, 32-Bit System Peripheral Bus SPB
    • TRAP Handling
  • Ports (Pin-Definition und Port-Funktionen)
  • Protection System
  • Multicore Interrupt Processing: Interrupt Router
  • Direct Memory Access Controller DMA
  • On-Chip AURIX™ Peripherals
  • Timer
    • System Timer Module STM
    • Generic Timer Module GTM - Short Overview
    • Capture and Compare Unit CCU6
  • Communication Interfaces
    • UART/LIN, QSPI, I2C, MSC, HSSL & HSCT
    • Überblick: MultiCAN, Ethernet, FlexRay®
  • Sensor Interfaces
    • Single Edge Nibble Transmission SENT
    • Peripheral Sensor Interface PSI5
  • Analog-Digital Converter
    • Versatile Analog-Digital Converter VADC
    • Delta-Sigma Analog-Digital Converter DSADC
  • System Control Unit SCU
    • Clock Control
    • Reset System
    • Power Management
    • External Request Unit ERU
    • Start-up Prozess
    • Watchdog Timer WDT
  • Safety
  • On-Chip Debug System OCDS
  • Überblick: Emulation Device & Calibration

Übungen: Es werden Übungen mit einem Infineon AURIX™ Board durchgeführt. Dabei kommen folgende Aspekte zur Anwendung: Interrupt Controller, DMA Controller, Multicore Start-up, Peripherie-Initialisierung.

  München, Deutschland, Termine auf Anfrage

 Inhalte

  • Infineon TriCore® Architektur: Überblick
  • TriCore® Core Version V1.6
    • CPU, Pipelines, Register Sets, MPU, FPU
    • Memory Model, Local Memory Units
    • DSP Support
    • On-Chip Bussysteme
  • TriCore® Ports (Pin-Definition und Portfunktionen)
  • Protection System
  • Interrupt-System
  • TRAP-System
  • Peripheral Control Processor PCP2
  • Direct Memory Access Controller DMA
  • TriCore® Peripherie, AUDO MAX (TC1798/93/91/84/82/28/24)
  • Serielle Schnittstellen
    • Asynchronous Serial Interface ASCx
    • Synchronous Serial Interface SSCx
    • Micro Second Channel MSCx
    • Micro Link Interface MLI
    • MultiCAN
    • FlexRay™
  • Timer
    • System Timer STM
    • General Purpose Timer Arrays GPTA
    • Capture Compare Unit CCU
  • Analog-to-Digital Converter ADCx
  • Fast Analog-to-Digital Converter FADC
  • Sensor Interface SENT
  • External Bus Unit EBU (TC1793, TC1798)
  • System Control Unit SCU, Reset, Power Management
    • Start-up Prozess
    • Resets (Power-on-, HW-, SW-, WDT-, Deep-Sleep Reset)
    • Clock Control, PLL
    • Power Management
    • Watchdog Timer WDT
  • Bausteininitialisierung mit DAvE®
  • Debug Support (OCDS) und Environment Tools: Überblick

Praxisübungen: Übungen zu Peripherie-Initialisierung, Interrupt-Handling, DMA-Anwendung und PCP-Programmierung.

  München, Deutschland, Termine auf Anfrage

 Inhalte

  • Infineon TriCore® Architektur: Überblick
  • TriCore® Core Version V1.3.1
    • CPU, Pipelines, Register Sets, MPU, FPU
    • Memory Model, Local Memory Units
    • DSP Support
    • On-Chip Bussysteme
  • TriCore® Ports (Pin-Definition und Portfunktionen)
  • Protection System
  • Interrupt-System
  • TRAP-System
  • Peripheral Control Processor PCP2
  • Direct Memory Access Controller DMA
  • TriCore® Peripherie, AUDO FUTURE (TC1797/67/36)
  • Serielle Schnittstellen
    • Asynchronous Serial Interface ASCx
    • Synchronous Serial Interface SSCx
    • Micro Second Channel MSCx
    • Micro Link Interface MLI
    • MultiCAN
    • FlexRay™
  • Timer
    • System Timer STM
    • General Purpose Timer Arrays GPTA
  • Analog-to-Digital Converter ADCx
  • Fast Analog-to-Digital Converter FADC
  • External Bus Unit EBU (TC1797)
  • System Control Unit SCU, Reset, Power Management
    • Start-up Prozess
    • Resets (Power-on-, HW-, SW-, WDT-, Deep-Sleep Reset)
    • Clock Control, PLL
    • Power Management
    • Watchdog Timer WDT
  • Bausteininitialisierung mit DAvE®
  • Debug Support (OCDS) und Environment Tools: Überblick

Praxisübungen: Übungen zu Peripherie-Initialisierung, Interrupt-Handling, DMA-Anwendung und PCP-Programmierung.

  München, Deutschland, Termine auf Anfrage

 Inhalte

  • TriCore™ Überblick
  • Peripheral Control Processor PCP2
  • General Purpose Timer Array GPTA V4/V5
  • Micro Second Channel MSCx
  • A/D Converter ADCx (TC17x6/TC17x7)
  • Fast A/D Converter FADC
  • Direct Memory Access Controller DMA, Memory Checker
  • External Request Unit ERU
  • Micro Link Interfaces MLIx
  • MultiCAN Modul
  • FlexRay Modul TC1797 (Überblick).

  München, Deutschland, Termine auf Anfrage

 Inhalte

  • STMicroelectronics SPC56x Architektur: Überblick
  • Power Architecture (e200z0h) Überblick
    • CPU, Pipeline, Register Sets
    • Memory Model
    • Memory Units: SRAM, Flash Memory
  • Überblick Instruction Set
  • On-Chip Bussysteme
    • Multi-Layer AHB Crossbar Switch XBAR
    • Peripheral Bridge, Peripheral Bus
  • Interrupt und Exception-Handling: Vector Table and Service Routines
    • Interrupt Controller INTC
  • Direct Memory Access Controller DMA
  • SPC56x On-Chip Peripherals:
  • Timer Modules
    • Software Watchdog Timer Modul SWT
    • System Timer Modul STM
    • Periodic Interrupt Timer PIT
    • Real-time Clock Modul RTC
    • FlexPWM-Unit
    • Enhanced Timer eTimer
    • Enhanced Modular IO Subsystem eMIOS
  • Cross Triggering Unit CTU
  • Analog-Digital-Signalverarbeitung
    • 10-/12-Bit Analog-Digital Converter ADC
  • Kommunikationsschnittstellen
    • Deserial / Serial Peripheral Interface DSPI
    • Enhanced Serial Communication Interface eSCI / LINFlex
    • FlexCAN
    • Safety Port
  • CRC-Modul
  • System Integration Unit Lite SIUL
  • Fault Collection Unit FCU
  • Systemkonfiguration
    • Reset-Konfiguration, Monitoring und Generierung
    • Clock Generation: FMPLL, interner Oszillator
    • Externe Interrupts
    • GPIO (Pin-Definition und Port-Funktionen)
    • External Multiplexing (z.B. ADC, DSPIs)
    • Start-up Prozess
    • Boot Assist Module BAM
  • Power Management Controller PMC
  • Debug-Schnittstellen
    • JTAG Controller JTAG, Nexus2+ Interface

Übungen: Es werden Übungen mit einem SPC56x Starter-Kit durchgeführt. Dabei kommen folgende Aspekte zu Anwendung: Interrupt Controller, DMA Controller, Basis-Peripheriemodule.

  München, Deutschland, Termine auf Anfrage

 Inhalte

  • NXP (Freescsale) MPC56x Architektur: Überblick
  • Power Architecture (e200z0h) Überblick
    • CPU, Pipeline, Register Sets
    • Memory Model
    • Memory Units: SRAM, Flash Memory
  • Überblick Instruction Set
  • On-Chip Bussysteme
    • Multi-Layer AHB Crossbar Switch XBAR
    • Peripheral Bridge, Peripheral Bus
  • Interrupt und Exception-Handling: Vector Table and Service Routines
    • Interrupt Controller INTC
  • Direct Memory Access Controller DMA
  • MPC56x On-Chip Peripherals:
  • Timer Modules
    • Software Watchdog Timer Modul SWT
    • System Timer Modul STM
    • Periodic Interrupt Timer PIT
    • Real-time Clock Modul RTC
    • FlexPWM-Unit
    • Enhanced Timer eTimer
    • Enhanced Modular IO Subsystem eMIOS
  • Cross Triggering Unit CTU
  • Analog-Digital-Signalverarbeitung
    • 10-/12-Bit Analog-Digital Converter ADC
  • Kommunikationsschnittstellen
    • Deserial / Serial Peripheral Interface DSPI
    • Enhanced Serial Communication Interface eSCI / LINFlex
    • FlexCAN
    • Safety Port
  • CRC-Modul
  • System Integration Unit Lite SIUL
  • Fault Collection Unit FCU
  • Systemkonfiguration
    • Reset-Konfiguration, Monitoring und Generierung
    • Clock Generation: FMPLL, interner Oszillator
    • Externe Interrupts
    • GPIO (Pin-Definition und Port-Funktionen)
    • External Multiplexing (z.B. ADC, DSPIs)
    • Start-up Prozess
    • Boot Assist Module BAM
  • Power Management Controller PMC
  • Debug-Schnittstellen
    • JTAG Controller JTAG, Nexus2+ Interface

Übungen: Es werden Übungen mit einem MPC56x Starter-Kit durchgeführt. Dabei kommen folgende Aspekte zu Anwendung: Interrupt Controller, DMA Controller, Basis-Peripheriemodule.

  München, Deutschland, Termine auf Anfrage

 Inhalte

  • XC2000/XE16x/ XC16x und ST10: C166S V2 Core
  • Architektur-Unterschiede XE16x/XC22xx und XC16x
  • Hardwarenahes C mit Keil-/Tasking-Tools
  • Programmiertechniken
  • Treiberprogrammierung
    Interrupt-, PEC- und Trap-Handling
  • Serielle Schnittstellen
  • Bausteininitialisierung mit dem Digital Application virtual Engineer DAvE®
  • On-Chip Debug System (OCDS/JTAG) und Environment Tools
  • Übungen mit den Toolpaketen Keil C166/ Vision 4 und Tasking-Viper Toolset.

  München, Deutschland, Feb 27 - Mar 02 2017, Jun 26-29 2017, Sep 04-07 2017, Nov 20-23 2017, Mar 05-08 2018

 Inhalte

  • ARM Processor Architecture
  • ARM Processor Cores: Overview
  • ARM, Thumb and DSP Instruction Sets
  • Exception Handling
  • System Control Coprocessor, CP15
  • VFP2 Floating Point Unit
  • Level 1 Memory Interface
  • Level 2 Memory System
  • Memory Management Unit (MMU)
  • Memory Protection Unit (MPU) for Embedded Systems
  • Clock, Reset and Power Control
  • ARM Debug Support
  • Embedded Software Development
  • Efficient C Programming for the ARM Architecture
  • Hardware-near C
  • Practical Exercises with ARM RealView Tools.

  München, Deutschland, Feb 20-22 2017, Oct 23-25 2017, Feb 19-21 2018

 Inhalte

  • Anwendungsbeispiel in C
  • ARM-v7 Thumb-2 Assembler Instruction Set
  • Implementierung des Programmes
  • Programmoptimierung
  • Performance-Analyse
  • Floating-Point Extension
  • MicroConsult Plus: Übungen auf einer Zielhardware.

  München, Deutschland, Mar 13-17 2017, Jun 19-23 2017, Nov 06-10 2017, Jan 29 - Feb 02 2018

 Inhalte

  • XMC4000 ARM® Cortex™-M4 Core Überblick
  • Interrupt und Exception Handling
  • Direct Memory Access Controller DMA
  • Basis-On-Chip XMC Peripherie
  • Kommunikationsschnittstellen
  • Spezial-Kommunikationsschnittstellen (Überblick)
  • Analog-Digital Converter, Frontend-Peripherie
  • ECC Data Protection
  • CRC & Random Pattern Generation
  • System Control Unit SCU
  • Start-up Prozess
  • System Control Unit (SCU)
  • Resets (Power-on, HW, SW, WDT, Deep-Sleep Reset)
  • Clock Control, PLL, Power Management
  • Debug-Schnittstelle
  • Übungen.

  München, Deutschland, Feb 27 - Mar 02 2017, Jun 26-29 2017, Sep 04-07 2017, Nov 20-23 2017, Mar 05-08 2018

 Inhalte
  • ARM Cortex Prozessor-Architektur
  • ARM Prozessor Cores
  • ARM, Thumb, Thumb-2 Instruction Sets
  • Exception Handling
  • Coprocessors, Floating Point Unit
  • Memory Interface
  • Debug, Trace, Performance Monitoring
  • Embedded Software Development
  • Effiziente C-Programmierung für die Cortex-Architektur
  • Hardwarenahes C
  • Übungen mit der Keil µVision und den ARM RealView Tools.

  München, Deutschland, Feb 06-09 2017, Mai 02-05 2017, Jul 03-06 2017, Sep 11-14 2017, Nov 13-16 2017, Jan 22-25 2018, Mar 14-17 2018, Mai 14-17 2018

 Inhalte

  • Core-Architektur
  • Instruction Sets
  • Exception/Interrupt Handling
  • Memory Interface
  • Memory Management
  • CoreSight™ Debug- und Trace-Technologie
  • Software-Entwicklung.

  München, Deutschland, Feb 20-22 2017, Mai 01-04 2017, Dec 18-20 2017, Mai 14-16 2018

 Inhalte

  • STM32F10x Architektur
  • Interne Bus-Architektur
  • Stack Handling
  • Memory Mapping und Boot Modes
  • System-Architektur
  • On-Chip Flash Architektur
  • Controller Area Network bxCAN
  • STM32F10x Treiber-Bibliothek.